Tecnología microelectrónica
Cuadruplicar el área de un chip, de 100 a 400 mm², multiplica su costo por seis: entran cuatro veces menos en la oblea y, además, sale bien una proporción menor.
01Del silicio a la oblea
Un circuito integrado se fabrica sobre una oblea de silicio monocristalino, cortada de un lingote que se hace crecer desde el silicio fundido por el método de Czochralski. Las obleas actuales tienen 200 o 300 mm de diámetro y menos de un milímetro de espesor, y se pulen hasta que la superficie es plana a escala atómica. Todo el proceso ocurre en salas limpias, porque una partícula del tamaño de un transistor basta para arruinar un chip. En cada oblea se fabrican a la vez cientos o miles de chips iguales.
02Los procesos
| Proceso | Qué hace |
|---|---|
| Fotolitografía | Transfiere el dibujo de una máscara a una resina fotosensible, con luz ultravioleta profunda de 193 nm o extrema de 13,5 nm |
| Oxidación | Crece dióxido de silicio sobre la oblea, aislante de compuerta y de separación |
| Implantación iónica y difusión | Introducen dopantes en zonas definidas para formar regiones n y p |
| Deposición (CVD, PVD) | Agrega capas de polisilicio, dieléctricos y metales |
| Grabado | Quita material donde la resina no protege; en seco, con plasma, para paredes verticales |
| Pulido químico-mecánico (CMP) | Aplana cada capa para poder apilar la siguiente |
Un proceso CMOS repite esos pasos decenas de veces: forma los pozos n y p, aísla los transistores con trincheras de óxido, crece el óxido de compuerta y define las compuertas, implanta fuente y drenador, y después construye encima de ocho a más de diez capas de interconexión de cobre separadas por dieléctricos. La primera parte, que hace los transistores, es el front end; la de las interconexiones, el back end. Además de CMOS hay procesos bipolares, BiCMOS, de silicio sobre aislante (SOI) y de semiconductores compuestos como el arseniuro de galio y el nitruro de galio. El diseño de circuitos para estos procesos se vio en diseño de circuitos integrados analógicos.
03Ensayo, corte y encapsulado
Terminada la oblea, cada chip se prueba con una punta de contactos y se marcan los defectuosos. Después la oblea se corta y los chips buenos se encapsulan: se pegan a un marco o sustrato y se conectan con hilos de oro o cobre (wire bonding) o dados vuelta sobre esferas de soldadura (flip chip). Los encapsulados evolucionaron de la inserción a la superficie y a la máxima densidad:
| Encapsulado | Características |
|---|---|
| DIP | Inserción, terminales cada 2,54 mm |
| SOIC, TSSOP | Montaje superficial con terminales en dos lados |
| QFP | Terminales en los cuatro lados; muchos pines, pero frágiles |
| QFN | Sin terminales salientes, con una isla térmica debajo |
| BGA | Matriz de esferas de soldadura en toda la cara inferior |
| CSP y encapsulado a nivel de oblea | Del tamaño del propio chip |
04El rendimiento de fabricación
Los defectos se reparten al azar sobre la oblea con una densidad \( D \) por unidad de área. Un chip de área \( A \) sale bien si no tiene ningún defecto; con una distribución de Poisson, y con el modelo de Murphy, que supone una densidad variable y se ajusta mejor a los datos:
El rendimiento según el área del chip, con el modelo de Poisson (azul) y el de Murphy (verde), para la densidad de defectos elegida. El panel calcula los chips por oblea, los buenos y el costo de cada chip bueno con el modelo de Murphy.
Por eso los chips grandes se dividen en varios más chicos, los chiplets, que se prueban por separado y se montan juntos en un mismo encapsulado.
05En el laboratorio
Observar con un microscopio un circuito integrado abierto: identificar las islas de conexión, los hilos y los bloques del chip.
Comparar la resistencia térmica entre la juntura y el ambiente de un mismo circuito en SOIC, QFN con isla térmica y BGA.
Con el laboratorio de esta página, estimar cuánto conviene partir un chip de 400 mm² en cuatro de 100 mm².
06Errores frecuentes
- Pensar que el costo del chip crece con el área. Crece más rápido, porque cae el rendimiento.
- Olvidar el borde de la oblea. Los chips grandes desperdician más superficie en el perímetro.
- Confundir el nodo tecnológico con una medida física. Hoy el nombre del nodo ya no coincide con ninguna dimensión del transistor.
- Elegir el encapsulado solo por el tamaño. Decide la disipación, la inductancia de los terminales y la posibilidad de inspeccionar las juntas.
07Autoevaluación
¿Cuántos chips de 100 mm² entran en una oblea de 300 mm?
Unos 640.
Con 0,1 defectos por cm², ¿qué rendimiento da el modelo de Poisson para ese chip?
\( e^{-0{,}1} \approx 0{,}905 \).
¿Para qué sirve el pulido químico-mecánico?
Para aplanar cada capa y poder apilar la siguiente con precisión litográfica.
¿Qué ventaja tiene un BGA frente a un QFP?
Muchos más terminales en menos superficie, conexiones cortas y mejor disipación; a cambio, las juntas solo se inspeccionan con rayos X.
08Para ampliar
- Richard C. Jaeger. Introduction to Microelectronic Fabrication. 2.ª ed., Prentice Hall, 2002. Los procesos de fabricación explicados paso a paso.
- Stephen A. Campbell. Fabrication Engineering at the Micro- and Nanoscale. 4.ª ed., Oxford University Press, 2013. La física y la ingeniería de cada paso del proceso.
- Peter Van Zant. Microchip Fabrication. 6.ª ed., McGraw-Hill, 2014. Una visión práctica de la industria, con el rendimiento y los costos.