Conversores analógico-digitales y digital-analógicos
Un conversor de 14 bits que muestrea una señal de 49 MHz con un reloj de 1 ps de jitter rinde lo mismo que uno de 11 bits: el reloj, no el conversor, pone el límite.
01La frontera entre lo analógico y lo digital
Todo sistema digital que mide o actúa sobre el mundo tiene un conversor en cada borde: un conversor analógico-digital (ADC) que convierte una tensión en un número, y uno digital-analógico (DAC) que hace lo inverso. Entre los dos puede haber el procesamiento más sofisticado, pero la calidad del sistema nunca supera la de sus conversores. La página de la tecnicatura presenta los circuitos básicos; acá se trata cómo se especifican, qué los limita y cómo se elige una arquitectura.
Convertir tiene dos pasos independientes. El muestreo discretiza el tiempo y exige, por el teorema de Shannon, una frecuencia de muestreo mayor que el doble del ancho de banda de la señal, con un filtro antialias adelante. La cuantización discretiza la amplitud, y es lo propio de esta página.
02Cuantización y relación señal a ruido
Un conversor de \( N \) bits con rango de entrada \( FS \) divide ese rango en \( 2^N \) escalones de ancho \( \Delta = FS / 2^N \), el LSB. Cada muestra se redondea al escalón más cercano, con un error entre \( -\Delta/2 \) y \( +\Delta/2 \). Para una señal que recorre muchos escalones, ese error se comporta como un ruido uniforme de valor eficaz \( \Delta/\sqrt{12} \). Comparado con una senoidal que ocupa todo el rango:
El ruido de cuantización se reparte entre 0 y \( f_s/2 \). En un espectro calculado con una FFT de \( M \) puntos, cada casillero recibe solo una parte, y el piso aparece \( 10 \log(M/2) \) dB por debajo del nivel de ruido total: con 4096 puntos, 33 dB. Por eso un espectro de un conversor de 12 bits muestra el piso cerca de −107 dBFS aunque su relación señal a ruido sea de 74 dB.
03Especificaciones estáticas y dinámicas
| Parámetro | Qué mide |
|---|---|
| Error de offset y de ganancia | El corrimiento del cero y la pendiente de la característica; se calibran |
| DNL (no linealidad diferencial) | Cuánto se aparta cada escalón de 1 LSB; con DNL de −1 LSB se pierde un código |
| INL (no linealidad integral) | La máxima distancia entre la característica real y la recta ideal |
| SINAD | Señal contra ruido más distorsión: la medida de la que sale el ENOB |
| SFDR | Distancia entre la señal y el espurio más alto; decide en receptores de radio |
Hay un límite que no depende del conversor: la incertidumbre en el instante de muestreo. Un reloj con jitter eficaz \( t_j \) toma cada muestra un poco antes o después, y en una señal que cambia rápido ese error de tiempo se convierte en error de amplitud:
Una senoidal casi a plena escala, muestreada a 100 MS/s y cuantizada con \( N \) bits, con un reloj que puede tener jitter. Se toman 4096 muestras, se calcula la FFT y se mide la relación señal a ruido. La frecuencia de entrada completa un número entero de ciclos en la ventana, para que la señal caiga en un único casillero.
04Arquitecturas de ADC
| Arquitectura | Cómo convierte | Resolución y velocidad típicas |
|---|---|---|
| Flash | \( 2^N - 1 \) comparadores en paralelo, uno por umbral | 6 a 8 bits, gigamuestras por segundo; 255 comparadores para 8 bits |
| Aproximaciones sucesivas (SAR) | Búsqueda binaria con un DAC y un comparador: un bit por ciclo | 10 a 18 bits, hasta decenas de MS/s; el de casi todos los microcontroladores |
| Pipeline | Etapas en cascada que resuelven unos bits cada una y pasan el resto amplificado | 12 a 16 bits, cientos de MS/s; radio definida por software |
| Sigma-delta | Un modulador de 1 bit muy sobremuestreado y un filtro digital que promedia | 16 a 24 bits, hasta cientos de kS/s; audio y medición |
| Doble rampa | Integra la entrada y cuenta el tiempo de descarga | Lento y muy lineal; multímetros |
El sigma-delta cambia velocidad por resolución. Sobremuestrear sin más gana 3 dB cada vez que se duplica la frecuencia de muestreo, porque el ruido de cuantización se reparte en una banda más ancha y el filtro deja pasar solo una parte. El modulador además conforma el ruido: lo empuja hacia las frecuencias altas, fuera de la banda útil. Un modulador de primer orden gana 9 dB por duplicación; uno de segundo orden, 15 dB.
05Conversores digital-analógicos
Un DAC suma pesos binarios. La red R-2R los obtiene con solo dos valores de resistencia; la cadena de resistores con \( 2^N \) derivaciones es monótona por construcción; los DAC de fuentes de corriente conmutadas son los más rápidos, y los sigma-delta dominan el audio. A la salida, el DAC mantiene cada valor durante un período: ese retenedor de orden cero atenúa la respuesta con una forma \( \sin(x)/x \), 3,9 dB a la mitad de la frecuencia de muestreo, y deja imágenes del espectro alrededor de los múltiplos de \( f_s \), que elimina un filtro de reconstrucción.
06Dónde aparece en la electrónica
| Sistema | Conversor típico |
|---|---|
| Microcontrolador | SAR de 12 bits a 1 MS/s, con multiplexor de entradas |
| Placa de audio | Sigma-delta de 24 bits a 48 o 96 kS/s |
| Balanza o sensor de puente | Sigma-delta de 24 bits a pocas muestras por segundo |
| Osciloscopio digital | Flash o arreglos intercalados de 8 bits a gigamuestras |
| Radio definida por software | Pipeline de 14 bits a cientos de MS/s, con reloj de bajo jitter |
07En el laboratorio
Digitalizar con el ADC de un microcontrolador una senoidal de un generador de baja distorsión, enviar 4096 muestras a la computadora, calcular la FFT y obtener el SINAD y los bits efectivos.
Aplicar una rampa lenta, construir el histograma de códigos y calcular la DNL de cada código. Buscar códigos perdidos.
Armar un DAC R-2R de 8 bits con resistores al 1 % y medir su INL. Repetir con resistores al 0,1 % y comparar.
08Errores frecuentes
- Confundir resolución con exactitud. Un ADC de 16 bits con 4 LSB de INL no es exacto en 16 bits.
- Leer el piso de la FFT como el ruido total. Hay que sumarle \( 10\log(M/2) \) dB.
- Ignorar el jitter del reloj. A frecuencias de entrada altas limita más que los bits.
- Omitir el filtro antialias. Todo lo que está por encima de \( f_s/2 \) se pliega sobre la banda útil y no se puede separar después.
09Autoevaluación
¿Qué SNR ideal tiene un conversor de 16 bits?
\( 6{,}02 \cdot 16 + 1{,}76 = 98{,}1 \) dB.
Un ADC mide 62 dB de SINAD. ¿Cuántos bits efectivos tiene?
\( (62 - 1{,}76)/6{,}02 = 10 \) bits.
¿Qué jitter máximo admite un sistema que muestrea 10 MHz con 80 dB de SNR?
\( t_j = 10^{-4}/(2\pi \cdot 10^7) \approx 1{,}6 \) ps.
¿Cuántos ciclos de reloj necesita un SAR de 12 bits para convertir?
Doce, uno por bit, más el tiempo de adquisición.
10Para ampliar
- Walt Kester (ed.). Data Conversion Handbook. Analog Devices y Newnes, 2005. La referencia práctica: especificaciones, arquitecturas, ensayos y aplicaciones de ADC y DAC.
- Marcel J. M. Pelgrom. Analog-to-Digital Conversion. 3.ª ed., Springer, 2017. El tratamiento de diseño, del muestreo a los sigma-delta, con los límites físicos de cada arquitectura.
- Behzad Razavi. Principles of Data Conversion System Design. IEEE Press, 1995. Breve y claro sobre las arquitecturas y sus errores.